Microchip Technology CoreJTAGՎրիպազերծման պրոցեսորների օգտագործման ուղեցույց

Միկրոչիպային տեխնոլոգիաների Core JTAG Վրիպազերծման պրոցեսորների օգտագործման ուղեցույց

Ներածություն

Քոր ՋեյTAG Debug v4.0-ը հեշտացնում է Joint Test Action Group (J)-ի միացումը։TAG) համատեղելի փափուկ միջուկանի պրոցեսորներ J-ի հետTAG TAP կամ ընդհանուր նշանակության մուտք/ելք (GPIO) միացումներ՝ վրիպազերծման համար: Այս IP միջուկը հեշտացնում է մեկ սարքի ներսում առավելագույնը 16 փափուկ միջուկով պրոցեսորների վրիպազերծումը, ինչպես նաև ապահովում է չորս առանձին սարքերի վրա պրոցեսորների վրիպազերծման աջակցություն GPIO-ի միջոցով:

Առանձնահատկություններ

CoreJTAGDebug-ը ունի հետևյալ հիմնական առանձնահատկությունները.

• Ապահովում է գործվածքի հասանելիությունը J-ինTAG ինտերֆեյս J-ի միջոցովTAG TAP.
• Ապահովում է գործվածքի հասանելիությունը J-ինTAG ինտերֆեյս GPIO միակցիչների միջոցով։
• Կարգավորում է J-ի համար IR կոդի աջակցությունըTAG թունելավորում։
• Աջակցում է բազմաթիվ սարքերի միացմանը J-ի միջոցովTAG TAP.
• Աջակցում է բազմաբնույթ պրոցեսորային վրիպազերծմանը:
• Խթանում է առանձին ժամացույց և զրոյական ազդանշաններ դեպի ցածր թեք երթուղային ռեսուրսներ:
• Աջակցում է ինչպես ակտիվ-ցածր, այնպես էլ ակտիվ-բարձր թիրախի վերակայմանը:
• Աջակցում է J-ինTAG Անվտանգության մոնիթորինգի ինտերֆեյս (UJ)TAG_SEC) PolarFire սարքերի համար։

Հիմնական տարբերակը
Այս փաստաթուղթը վերաբերում է CoreJ-ինTAGՎրիպազերծում v4.0

Աջակցվող ընտանիքներ

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• ԻԳԼՈՒ
• IGLOOe/+

Սարքի օգտագործում և կատարում

Օգտագործման և կատարողականի տվյալները նշված են հետևյալ աղյուսակում աջակցվող սարքերի ընտանիքների համար: Այս աղյուսակում թվարկված տվյալները միայն ցուցիչ են: Սարքի ընդհանուր օգտագործումը և միջուկի կատարումը կախված են համակարգից:
Աղյուսակ 1. Սարքի օգտագործումը և կատարումը

Ընտանիք	Սալիկներ հաջորդական	Կոմբինատոր	Ընդամենը	Օգտագործում Սարք	Ընդհանուր %	Գործողություն (ՄՀց)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
ԻԳԼՈՒ	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3XP600	1.26	50

Նշում. Այս աղյուսակի տվյալները ստացվել են Verilog RTL-ի միջոցով՝ բնորոշ սինթեզի և դասավորության պարամետրերով -1 մասերի վրա: Վերին մակարդակի պարամետրերը կամ ընդհանուր պարամետրերը մնացել են լռելյայն կարգավորումներում:

Ֆունկցիոնալ նկարագրություն

CoreJTAGDebug-ը օգտագործում է UJ-նTAG դժվար մակրո՝ J-ին մուտք ապահովելու համարTAG ինտերֆեյս FPGA հյուսվածքից։ UJ-նTAG կոշտ մակրոն հեշտացնում է MSS կամ ASIC TAP կարգավորիչի ելքին միացումը fabric-ից: UJ-ի միայն մեկ օրինակTAG մակրո թույլատրվում է գործվածքում։
Նկար 1-1։ CoreJTAGՎրիպազերծման բլոկային դիագրամ

CoreJTAGDebug-ը պարունակում է uj_j-ի օրինակելի օրինակը։tag թունելի կառավարիչ, որը իրականացնում է JTAG թունելի կառավարիչ՝ J-ն հեշտացնելու համարTAG FlashPro ծրագրավորողի և թիրախային softcore պրոցեսորի միջև թունելային կապ։ Softcore պրոցեսորը միացված է նվիրված FPGA-ների J-ի միջոցով։TAG ինտերֆեյսի միացումներ։ IR սկանավորումներ J-իցTAG ինտերֆեյսը անհասանելի է FPGA կառուցվածքում: Հետևաբար, թունելային արձանագրությունը անհրաժեշտ է IR և DR սկանավորումները վրիպազերծման թիրախին հեշտացնելու համար, որը աջակցում է J արդյունաբերական ստանդարտին:TAG ինտերֆեյս։ Թունելի կառավարիչը վերծանում է DR սկանավորման միջոցով փոխանցված թունելի փաթեթը և ստեղծում է արդյունքում ստացված IR կամ DR սկանավորում՝ հիմնվելով թունելի փաթեթի բովանդակության և UIREG-ի միջոցով տրամադրված IR գրանցամատյանի բովանդակության վրա։ Թունելի կառավարիչը նաև վերծանում է թունելի փաթեթը, երբ IR գրանցամատյանի պարունակությունը համապատասխանում է դրա IR կոդին։

Նկար 1-2. Թունելի փաթեթի արձանագրություն

Կարգավորման պարամետրը ապահովում է թունելի կառավարիչի կողմից օգտագործվող IR կոդի կարգավորումը: Մեկ դիզայնի ներսում բազմաթիվ փափուկ պրոցեսորների վրիպազերծումը հեշտացնելու համար, թունելի կառավարիչների քանակը կարգավորելի է 1-ից 16-ի սահմաններում, ապահովելով JTAG համատեղելի ինտերֆեյս յուրաքանչյուր թիրախային պրոցեսորի համար: Այս թիրախային պրոցեսորներից յուրաքանչյուրը հասցեագրվում է եզակի IR կոդի միջոցով, որը սահմանված է օրինակի ստեղծման պահին:

Յուրաքանչյուր թիրախային պրոցեսորի վրիպազերծման ինտերֆեյսի TGT_TCK գծի վրա տեղադրվում է CLKINT կամ BFR բուֆեր:

URSTB գիծը UJ-իցTAG մակրոն (TRSTB) CoreJ-ի ներսում վերածվում է գլոբալ ռեսուրսի։TAGՎրիպազերծում։ CoreJ-ի TGT_TRST գծի վրա տեղադրված է լրացուցիչ ինվերտոր։TAGՎրիպազերծում վրիպազերծման թիրախի հետ միացման համար, որը այնուհետև պետք է միացվի ակտիվ-բարձր վերագործարկման աղբյուրին: Այն կարգավորվում է, երբ ենթադրվում է, որ J-ից մուտքային TRSTB ազդանշանըTAG TAP-ը ակտիվ է ցածր մակարդակում: Եթե այս կարգավորումը պահանջում է մեկ կամ մի քանի վրիպազերծման թիրախներ, կօգտագործվի լրացուցիչ գլոբալ երթուղավորման ռեսուրս:

URSTB գիծը UJ-իցTAG մակրոն (TRSTB) CoreJ-ի ներսում վերածվում է գլոբալ ռեսուրսի։TAGՎրիպազերծում։ CoreJ-ի TGT_TRST գծի վրա տեղադրված է լրացուցիչ ինվերտոր։TAGՎրիպազերծում վրիպազերծման թիրախի հետ միացման համար, որը այնուհետև պետք է միացվի ակտիվ-բարձր վերագործարկման աղբյուրին: Այն կարգավորվում է, երբ ենթադրվում է, որ J-ից մուտքային TRSTB ազդանշանըTAG TAP-ը ակտիվ ցածր է: TGT_TRSTN-ը վրիպազերծման թիրախի համար լռելյայն ակտիվ ցածր ելքն է: Եթե այս կոնֆիգուրացիան պահանջում է մեկ կամ մի քանի վրիպազերծման թիրախներ, կօգտագործվի լրացուցիչ գլոբալ երթուղավորման ռեսուրս:

Նկար 1-3։ CoreJTAGՍերիական տվյալների և ժամացույցի սխալների վերծանում

Սարքի շղթա

Տե՛ս FPGA Ծրագրավորման Օգտագործողի ուղեցույցները մշակման հատուկ խորհրդի կամ ընտանիքի համար: Յուրաքանչյուր մշակման խորհուրդ կարող է գործել տարբեր ծավալներովtages, և դուք կարող եք ընտրել ստուգել, ​​արդյոք դա հնարավոր է դրանց զարգացման հարթակներում: Բացի այդ, եթե դուք օգտագործում եք մի քանի զարգացման տախտակներ, համոզվեք, որ նրանք ունեն ընդհանուր հիմք:

FlashPro Header-ի միջոցով
Աջակցելու համար մի քանի սարքերի շղթայական կապը գործվածքների մեջ՝ օգտագործելով FlashPro վերնագիրը, uj_j-ի բազմաթիվ օրինակներtag պահանջվում են. Միջուկի այս տարբերակն ապահովում է մուտք դեպի առավելագույնը 16 միջուկ՝ առանց uj_j-ի ձեռքով ակնարկավորման անհրաժեշտությանtag. Յուրաքանչյուր միջուկ ունի եզակի IR կոդ (0x55-ից մինչև 0x64), որը թույլ կտա մուտք գործել ID կոդը համապատասխանող կոնկրետ միջուկ:

Նկար 1-4. Մի քանի պրոցեսորներ մեկ սարքում Մեկ սարքում

CoreJ-ն օգտագործելու համարTAGՍխալների վրիպազերծում բազմաթիվ սարքերում, սարքերից մեկը պետք է դառնա գլխավորը։ Այս սարքը պարունակում է CoreJ-ը։TAGDebug core-ը։ Այնուհետև յուրաքանչյուր պրոցեսոր միացվում է հետևյալ կերպ՝
Նկար 1-5. Բազմաթիվ պրոցեսորներ երկու սարքերում

Մեկ այլ տախտակի վրա միջուկը վրիպազերծելու համար, J-նTAG ազդանշաններ CoreJ-իցTAGDebug-ները SmartDesign-ում բարձրացվում են վերին մակարդակի pin-ների։ Այնուհետև դրանք միանում են J-ին։TAG ազդանշանները ուղղակիորեն պրոցեսորի վրա են։
Նշում. Ա ՔորՋեյTAGԵրկրորդ տախտակի դիզայնում Debug-ը կամավոր է։ Նշենք, որ UJ_J-նTAG մակրոն և FlashPro վերնագիրը չեն օգտագործվում երկրորդ տախտակի դիզայնում։

SoftConsole-ում վրիպազերծման պրոցեսոր ընտրելու համար սեղմեք վրիպազերծման կազմաձևերը, այնուհետև կտտացրեք «Debugger» ներդիրը:

Հրամանը, որը ցույց է տրված հետևյալ պատկերում, կատարվում է.

Նկար 1-6. Վրիպազերծիչի կարգավորում UJ_JTAG_IRCODE

UJ_J-նTAG_IRCODE-ը կարող է փոխվել՝ կախված նրանից, թե որ պրոցեսորն եք վրիպազերծում։ Օրինակ՝ample: Սարքի 0-ում պրոցեսորը վրիպազերծելու համար, UJ_J-նTAG_IRCODE-ը կարող է սահմանվել 0x55 կամ 0x56:

GPIO-ի միջոցով
GPIO-ի միջոցով սխալները կարգաբերելու համար, UJ պարամետրըTAG Ընտրված է _BYPASS-ը: Մեկ և չորս միջուկ կարող են վրիպազերծվել GPIO վերնագրերի կամ pin-երի միջոցով: Վրիպազերծման նիստ անցկացնելու համար՝ օգտագործելով SoftConsole v5.3 կամ ավելի բարձր տարբերակի GPIO-ները, վրիպազերծման կարգավորումը պետք է կարգավորվի հետևյալ կերպ.
Նկար 1-7. Վրիպազերծիչի կոնֆիգուրացիա GPIO

Նշում. Եթե ​​դուք վրիպազերծում եք GPIO-ով, դուք չեք կարող միաժամանակ վրիպազերծել պրոցեսորը FlashPro Header-ի կամ Embedded FlashPro5-ի միջոցով՝ մշակման տախտակների վրա: Նախample. FlashPro Header-ը կամ Embedded FlashPro5-ը հասանելի են՝ հեշտացնելու վրիպազերծումը Identify-ի կամ SmartDebug-ի միջոցով:
Նկար 1-8. Վրիպազերծում GPIO կապումներով

Սարքի շղթա GPIO կապումներով
GPIO-ի միջոցով բազմաթիվ սարքերի շղթայական կապը ապահովելու համար, UJ-նTAG_BYPASS պարամետրը պետք է ընտրվի։ Այնուհետև TCK, TMS և TRSTb ազդանշանները կարող են փոխանցվել վերին մակարդակի միացքներին։ Բոլոր թիրախային պրոցեսորներն ունեն TCK, TMS և TRSTb։ Սրանք ստորև չեն ցուցադրվում։
Նկար 1-9. Սարքի շղթա GPIO կապումներով

Հիմնական J-ումTAG շղթայում պրոցեսորի TDO-ն միանում է մեկ այլ պրոցեսորի TDI-ին, և սա շարունակվում է մինչև բոլոր պրոցեսորները շղթայականորեն միանան այս կերպ։ Առաջին պրոցեսորի TDI-ն և վերջին պրոցեսորի TDO-ն միանում են J-ին։TAG ծրագրավորողը շղթայականորեն կապում է բոլոր պրոցեսորները։ J-նTAG պրոցեսորներից ստացված ազդանշանները ուղղորդվում են CoreJ-ինTAGDebug, որտեղ դրանք կարող են շղթայականորեն կապված լինել։ Եթե շղթայական կապը մի քանի սարքերի միջև ավարտվի, CoreJ-ով սարքըTAGDebug-ը դառնում է գլխավոր սարքը։

GPIO վրիպազերծման սցենարում, որտեղ IR կոդը չի հատկացվում յուրաքանչյուր պրոցեսորին, փոփոխված OpenOCD սկրիպտը օգտագործվում է ընտրելու համար, թե որ սարքն է վրիպազերծվում: OpenOCD սկրիպտը փոփոխվում է՝ ընտրելու համար, թե որ սարքն է վրիպազերծված: Mi-V դիզայնի համար file գտնվում է SoftConsole-ի տեղադրման վայրում՝ openocd/scripts/board/ microsemi-riscv.cfg-ի տակ: Մյուս պրոցեսորների համար՝ files-երը հայտնաբերվել են նույն openocd-ի տեղում:
Նշում.  Վրիպազերծման կոնֆիգուրացիայի ընտրանքները նույնպես պետք է թարմացվեն, եթե file վերանվանվում է

Նկար 1-10. Վրիպազերծման կարգավորում

Բացեք օգտվողի անուն-riscv-gpio-chain.cfg, ստորև ներկայացված է նախկինampայն, ինչ պետք է տեսնել.

Նկար 1-11. MIV կոնֆիգուրացիա File

Հետևյալ կարգավորումներն աշխատում են GPIO-ի միջոցով վրիպազերծող մեկ սարքի համար: Շղթայի վրիպազերծման համար անհրաժեշտ է ավելացնել լրացուցիչ հրամաններ, որպեսզի այն սարքերը, որոնք կարգաբերված չեն, դրվեն շրջանցման ռեժիմի:

Շղթայում երկու պրոցեսորների համար հետևյալ սample հրամանը կատարվում է.

Սա թույլ է տալիս վրիպազերծել Target softcore Processor 1-ը` դնելով Target softcore Processor 0-ը շրջանցման ռեժիմի: Target softcore Processor 0-ը վրիպազերծելու համար օգտագործվում է հետևյալ հրամանը.

Նշում.  Այս երկու կոնֆիգուրացիաների միջև միակ տարբերությունն այն է, որ աղբյուրը, որը կանչում է Microsemi RISCV կոնֆիգուրացիա file (microsemi-riscv.cfg) կամ առաջին տեղում է, երբ կարգաբերում է Target softcore Processor 0-ը, կամ երկրորդը, երբ կարգաբերում է Target Softcore Processor 1-ը: Շղթայի երկուից ավելի սարքերի համար լրացուցիչ jtag ավելացված է newtaps: Նախample, եթե շղթայում կա երեք պրոցեսոր, ապա օգտագործվում է հետևյալ հրամանը.

Նկար 1-12. Օրինակ՝ampվրիպազերծման համակարգ

Ինտերֆեյս

Հետևյալ բաժինները քննարկում են ինտերֆեյսի հետ կապված տեղեկատվությունը:

Կազմաձևման պարամետրեր

CoreJ-ի կարգավորման տարբերակներըTAGՎրիպազերծման մեթոդները նկարագրված են հետևյալ աղյուսակում: Եթե անհրաժեշտ է լռելյայնից տարբերվող կարգավորում, օգտագործեք SmartDesign-ի «Կարգավորումներ» երկխոսության պատուհանը՝ կարգավորելի տարբերակների համար համապատասխան արժեքներ ընտրելու համար:
Աղյուսակ 2-1։ CoreJTAGՎրիպազերծման կարգավորման տարբերակներ

Անուն	Վավեր տիրույթ	Կանխադրված	Նկարագրություն
NUM_DEBUG_TGTS	1-16	1	FlashPro-ի միջոցով հասանելի վրիպազերծման թիրախների քանակը (UJ)TAG_DEBUG = 0)-ը 1-ից 16 է։ GPIO-ի միջոցով հասանելի վրիպազերծման թիրախների քանակը (UJ)TAG_DEBUG = 1)-ը 1-4 է։
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR կոդ, մեկ վրիպազերծման թիրախի համար։ Նշված արժեքը պետք է եզակի լինի այս վրիպազերծման թիրախի համար։ Այս վրիպազերծման թիրախի ինտերֆեյսին կապված թունելի կառավարիչը միայն կառավարում է TDO-ն և կառավարում է թիրախի վրիպազերծման ինտերֆեյսը, երբ IR գրանցամատյանի պարունակությունը համապատասխանում է այս IR կոդին։
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x ելքը միացված է UJ-ի ակտիվ-ցածր URSTB ելքի գլոբալ ձևին։TAG մակրո.1: TGT_TRST ելքը ներքին կերպով միացված է UJ-ի ակտիվ-ցածր URSTB ելքի գլոբալ ինվերտացված ձևին։TAG մակրո։ Լրացուցիչ գլոբալ երթուղավորման ռեսուրս է սպառվում, եթե այս պարամետրը սահմանված է 1 ցանկացած վրիպազերծման թիրախի համար։
UJTAG_ՇՐՋԱՆՑՈՒՄ	0-1	0	0. GPIO վրիպազերծումն անջատված է, վրիպազերծումը հասանելի է FlashPro Header-ի կամ Embedded FlashPro5.1-ի միջոցով. GPIO վրիպազերծումը միացված է, վրիպազերծումը հասանելի է օգտատիրոջ կողմից ընտրված GPIO կապիչների միջոցով:Նշում.  Երբ վրիպազերծումն իրականացվում է GPIO-ի միջոցով, SoftConsole-ի վրիպազերծման ընտրանքներում կատարվում է հետևյալ կարգաբերման հրամանը՝ «—հրաման «set FPGA_TAP N»»։
UJTAG_SEC_EN	0-1	0	0: UJTAG մակրոն ընտրվում է, եթե UJTAG_ՇՐՋԱՆՑՈՒՄ = 0.1: UJTAG_SEC մակրոն ընտրված է, եթե UJTAG_ՇՐՋԱՆՑՈՒՄ= 0։Նշում.  Այս պարամետրը վերաբերում է միայն PolarFire-ին: Այսինքն՝ ԸՆՏԱՆԻՔ = 26։

Ազդանշանների նկարագրություններ
Հետևյալ աղյուսակում ներկայացված են CoreJ-ի ազդանշանների նկարագրությունները։TAGՎրիպազերծում։
Աղյուսակ 2-2. CoreJTAGՄուտք/ելքի ազդանշանների վրիպազերծում

Անուն	Վավեր տիրույթ	Կանխադրված	Նկարագրություն
NUM_DEBUG_TGTS	1-16	1	FlashPro-ի միջոցով հասանելի վրիպազերծման թիրախների քանակը (UJ)TAG_DEBUG = 0)-ը 1-ից 16 է։ GPIO-ի միջոցով հասանելի վրիպազերծման թիրախների քանակը (UJ)TAG_DEBUG = 1)-ը 1-4 է։
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR կոդ, մեկ վրիպազերծման թիրախի համար։ Նշված արժեքը պետք է եզակի լինի այս վրիպազերծման թիրախի համար։ Այս վրիպազերծման թիրախի ինտերֆեյսին կապված թունելի կառավարիչը միայն կառավարում է TDO-ն և կառավարում է թիրախի վրիպազերծման ինտերֆեյսը, երբ IR գրանցամատյանի պարունակությունը համապատասխանում է այս IR կոդին։
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x ելքը միացված է UJ-ի ակտիվ-ցածր URSTB ելքի գլոբալ ձևին։TAG մակրո.1: TGT_TRST ելքը ներքին կերպով միացված է UJ-ի ակտիվ-ցածր URSTB ելքի գլոբալ ինվերտացված ձևին։TAG մակրո։ Լրացուցիչ գլոբալ երթուղավորման ռեսուրս է սպառվում, եթե այս պարամետրը սահմանված է 1 ցանկացած վրիպազերծման թիրախի համար։
UJTAG_ՇՐՋԱՆՑՈՒՄ	0-1	0	0. GPIO վրիպազերծումն անջատված է, վրիպազերծումը հասանելի է FlashPro Header-ի կամ Embedded FlashPro5.1-ի միջոցով. GPIO վրիպազերծումը միացված է, վրիպազերծումը հասանելի է օգտատիրոջ կողմից ընտրված GPIO կապիչների միջոցով:Նշում.  Երբ վրիպազերծումն իրականացվում է GPIO-ի միջոցով, SoftConsole-ի վրիպազերծման ընտրանքներում կատարվում է հետևյալ կարգաբերման հրամանը՝ «—հրաման «set FPGA_TAP N»»։
UJTAG_SEC_EN	0-1	0	0: UJTAG մակրոն ընտրվում է, եթե UJTAG_ՇՐՋԱՆՑՈՒՄ = 0.1: UJTAG_SEC մակրոն ընտրված է, եթե UJTAG_ՇՐՋԱՆՑՈՒՄ= 0։Նշում.  Այս պարամետրը վերաբերում է միայն PolarFire-ին: Այսինքն՝ ԸՆՏԱՆԻՔ = 26։

Նշումներ:

• Բոլոր ազդանշանները J-ումTAG Վերևում նշված TAP միացքների ցանկը պետք է SmartDesign-ում բարձրացվի մինչև բարձրագույն մակարդակի միացքներ։
• SEC պորտերը հասանելի են միայն այն դեպքում, երբ UJ-նTAG_SEC_EN-ը միացված է CoreJ-ի միջոցովTAGDebug-ի կարգավորման GUI։
• Հատուկ զգույշ եղեք EN_SEC մուտքը միացնելիս։ Եթե EN_SEC-ը բարձրացված է վերին մակարդակի միացքի (սարքի մուտքի pin), դուք պետք է մուտք գործեք «Կարգավորել մուտքի/ելքի վիճակները J-ի ընթացքում» բաժին։TAG Libero հոսքի «Ծրագրի դիզայն» բաժնի ծրագրավորում բաժնում ստուգեք և համոզվեք, որ EN_SEC միացքի I/0 վիճակը (միայն ելք) սահմանված է 1-ի վրա։

Գրանցեք քարտեզ և նկարագրություններ

CoreJ-ի համար գրանցամատյաններ չկանTAGՎրիպազերծում։

Գործիքների հոսք

Հետևյալ բաժինները քննարկում են գործիքների հոսքի հետ կապված տեղեկատվությունը:

Լիցենզիա

Այս IP Core-ն Libero SoC-ով օգտագործելու համար լիցենզիա չի պահանջվում:

RTL
Ամբողջական RTL կոդը տրամադրվում է միջուկի և թեստային նստարանների համար, ինչը թույլ է տալիս միջուկը օրինակել SmartDesign-ով: Սիմուլյացիան, սինթեզը և դասավորությունը կարող են իրականացվել Libero SoC-ում:

SmartDesign
Նախկինample instantiated view CoreJ-իTAGՎրիպազերծումը ցույց է տրված հետևյալ նկարում: SmartDesign-ի միջոցով միջուկներ ստեղծելու և ստեղծելու վերաբերյալ լրացուցիչ տեղեկությունների համար տե՛ս DirectCore-ի օգտագործումը Libero® SoC-ում օգտագործողի ուղեցույցը:
Նկար 4-1. SmartDesign CoreJTAGՎրիպազերծման օրինակ View օգտագործելով J-նTAG Վերնագիր

Նկար 4-2. SmartDesign CoreJTAGGPIO PIN-ների միջոցով սխալների վերծանում

CoreJ-ի կարգավորումTAGՍխալների վերծանում SmartDesign-ում

Միջուկը կազմաձևված է SmartDesign-ում կազմաձևման GUI-ի միջոցով: ՆախկինampGUI-ի le-ն ներկայացված է հետևյալ նկարում:
Նկար 4-3. CoreJ-ի կարգավորումTAGՍխալների վերծանում SmartDesign-ում

PolarFire-ի համար, UJTAG_SEC-ը ընտրում է UJ-նTAG_SEC մակրո՝ UJ-ի փոխարենTAG մակրո, երբ UJTAG_BYPASS-ը անջատված է։ Այն անտեսվում է մնացած բոլոր ընտանիքների համար։
Վրիպազերծման թիրախների քանակը կարող է կարգավորվել մինչև 16 վրիպազերծման թիրախ՝ UJ-ով։TAG_BYPASS-ը անջատված է և մինչև 4 վրիպազերծման թիրախներ՝ UJ-ովTAG_BYPASS-ը միացված է։
UJTAG_BYPASS-ը ընտրում է վրիպազերծումը UJ-ի միջոցովTAG և FlashPro վերնագիրը, և վրիպազերծում GPIO միացումների միջոցով։
Նպատակային # IR կոդը J-ն էTAG Վրիպազերծման թիրախին տրված IR կոդը։ Սա պետք է լինի եզակի արժեք՝ նշված միջակայքում։ Աղյուսակ 2-1.

Մոդելավորման հոսքեր

Օգտագործողի թեստային սեղանը տրամադրվում է CoreJ-ով։TAGՎրիպազերծում։ Սիմուլյացիաներ գործարկելու համար՝

1. Ընտրեք օգտագործողի թեստային նստարանային հոսքը SmartDesign-ում:
2. Սեղմեք «Պահպանել և ստեղծել» «Ստեղծել» պատուհանում: Ընտրեք օգտագործողի թեստային նստարանը Core Configuration GUI-ից:

Երբ SmartDesign-ը գեներացնում է Libero նախագիծը, այն տեղադրում է օգտատիրոջ թեստային նստարանը fileս. Օգտագործողի թեստային նստարանը գործարկելու համար՝

1. Դիզայնի արմատը սահմանեք CoreJ-ի վրաTAGԼուծեք սխալների ստեղծումը Libero դիզայնի հիերարխիայի վահանակում։
2. Libero Design Flow պատուհանում կտտացրեք «Հաստատել նախասինթեզված դիզայնը» > «Սիմուլացիա» կատարել: Սա սկսում է ModelSim-ը և ավտոմատ կերպով գործարկում սիմուլյացիան:

Սինթեզ Լիբերոյում

Սինթեզը գործարկելու համար՝

1. Սեղմեք Synthesize պատկերակը Libero SoC Design Flow պատուհանում՝ միջուկը սինթեզելու համար: Որպես այլընտրանք, աջ սեղմեք Synthesize տարբերակը Design Flow պատուհանում և ընտրեք Open Interactively: Synthesis պատուհանը ցուցադրում է Synplify® նախագիծը:
2. Սեղմեք Run պատկերակը:
   Նշում. RTG4-ի համար կա իրադարձության անցողիկ (SET) մեղմացված նախազգուշացում, որը կարելի է անտեսել, քանի որ այս IP-ն օգտագործվում է միայն զարգացման նպատակներով և չի պատրաստվում օգտագործվել ճառագայթային միջավայրում:

Տեղ և երթուղի Լիբերոյում

Սինթեզի ավարտից հետո կտտացրեք Տեղադրել և երթուղի պատկերակը Libero SoC-ում՝ տեղաբաշխման գործընթացը սկսելու համար:

Սարքի ծրագրավորում

Եթե ​​օգտագործվում է UJAG_SEC գործառույթը և EN_SEC-ը բարձրացվում է վերին մակարդակի պորտի (սարքի մուտքային PIN), դուք պետք է մուտք գործեք «Կարգավորել մուտքի/ելքի վիճակները J-ի ընթացքում» բաժին։TAG Libero հոսքի «Ծրագրի դիզայն» բաժնի ծրագրավորում բաժնում ստուգեք և համոզվեք, որ EN_SEC միացքի I/0 վիճակը (միայն ելք) սահմանված է 1-ի վրա։

Այս կարգավորումը անհրաժեշտ է J-ին մուտքը պահպանելու համար։TAG պորտ սարքի վերածրագրավորման համար, քանի որ վերածրագրավորման ընթացքում սահմանված սահմանային սկանավորման գրանցամատյանի (BSR) արժեքը գերակշռում է EN_SEC-ի ցանկացած արտաքին տրամաբանական մակարդակի վրա։

Համակարգի ինտեգրում

Հետևյալ բաժինները քննարկում են համակարգի ինտեգրման վերաբերյալ տեղեկատվությունը:

Համակարգի մակարդակի ձևավորում IGLOO2/RTG4-ի համար

Հետևյալ նկարը ցույց է տալիս J-ը կատարելու նախագծային պահանջները։TAG SoftConsole-ից մինչև J միջնորմում տեղակայված փափուկ միջուկային պրոցեսորի կարգաբերումTAG ինտերֆեյս IGLOO2 և RTG4 սարքերի համար։
Նկար 5-1. RTG4/IGLOO2 JTAG Վրիպազերծման դիզայն

Համակարգի մակարդակի ձևավորում SmartFusion2-ի համար

Հետևյալ նկարը ցույց է տալիս J-ը կատարելու նախագծային պահանջները։TAG SoftConsole-ից մինչև J պրոցեսորի կառուցվածքում տեղակայված softcore պրոցեսորի կարգաբերումTAG SmartFusion2 սարքերի ինտերֆեյս։
Նկար 5-2։ SmartFusion2 JTAG Վրիպազերծման դիզայն

UJTAG_SEC

PolarFire սարքերի ընտանիքի համար այս թողարկումը թույլ է տալիս օգտատիրոջը ընտրել UJ-ի միջևTAG և UJTAG_SEC, UJ-նTAGGUI-ի _SEC_EN պարամետրը կօգտագործվի ցանկալի տարբերակը ընտրելու համար։

Հետևյալ նկարը ցույց է տալիս UJ-ի ֆիզիկական ինտերֆեյսները ներկայացնող պարզ դիագրամ։TAG/UJTAG_SEC PolarFire-ում։

Նկար 5-3. PolarFire UJTAG_SEC մակրո

Դիզայնի սահմանափակումներ

CoreJ-ի հետ նախագծերըTAGՎրիպազերծումը պահանջում է, որ ծրագիրը հետևի նախագծման հոսքի սահմանափակումներին՝ TCK ժամացույցի տիրույթում ժամանակի վերլուծության օգտագործմանը թույլատրելու համար։

Սահմանափակումները ավելացնելու համար.

1. Եթե ​​Libero v11.7 կամ ավելի նոր տարբերակում օգտագործվում է Enhanced Constraint հոսքը, ապա երկու անգամ սեղմեք Սահմանափակումներ > Կառավարեք սահմանափակումները DesignFlow պատուհանում և սեղմեք Ժամկետների ներդիրը:
2. Սահմանափակումների կառավարչի պատուհանի Ժամկետային ներդիրում սեղմեք Նոր՝ նոր SDC ստեղծելու համար fileև անվանել file. Դիզայնի սահմանափակումները ներառում են ժամացույցի աղբյուրի սահմանափակումները, որոնք կարող են մուտքագրվել այս դատարկ SDC-ում file.
3. Եթե ​​դասական սահմանափակումը հոսում է Libero v11.7 կամ ավելի բարձր տարբերակում, ապա աջ սեղմեք Ստեղծել սահմանափակումներ > Ժամկետային սահմանափակում Դիզայնի հոսքի պատուհանում, այնուհետև սեղմեք Ստեղծել նոր սահմանափակում: Այն ստեղծում է նոր SDC file. Դիզայնի սահմանափակումները ներառում են ժամացույցի աղբյուրի սահմանափակումները, որոնք մուտքագրված են այս դատարկ SDC-ում file.
4. Հաշվեք TCK ժամանակաշրջանը և կես ժամանակահատվածը: TCK-ը դրված է 6 ՄՀց-ի, երբ վրիպազերծումը կատարվում է FlashPro-ի միջոցով, և սահմանվում է առավելագույն հաճախականության 30 ՄՀց, երբ վրիպազերծումը աջակցվում է FlashPro5-ի կողմից: Այս քայլն ավարտելուց հետո մուտքագրեք հետևյալ սահմանափակումները SDC-ում file:
   create_clock -name { TCK } \
   • ժամանակաշրջան TCK_PERIOD \
   • waveform { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ]
     ՆախampՀետևյալ սահմանափակումները կիրառվում են դիզայնի համար, որն օգտագործում է 6 ՄՀց TCK հաճախականություն:
     create_clock -name { TCK } \
   • ժամանակաշրջան 166.67 \
   • ալիքի ձև {0 83.33 } \ [ get_ports { TCK }]
5. Կապեք բոլոր սահմանափակումները files՝ սինթեզի, տեղի և երթուղու և ժամանակի ստուգման հետtagէս մեջ Սահմանափակումների կառավարիչ > Ժամկետների ներդիր: Սա լրացվում է՝ ընտրելով համապատասխան վանդակները SDC-ի համար files, որոնցում մուտքագրվել են սահմանափակումները

Վերանայման պատմություն

Նավահանգստի անվանումը	Լայնություն	Ուղղություն	Նկարագրություն
JTAG TAP նավահանգիստներ
TDI	1	Մուտքագրում	Փորձարկման տվյալները Մուտք. Սերիական տվյալների մուտքագրում TAP-ից:
TCK	1	Մուտքագրում	Փորձարկման ժամացույց։ Ժամացույցի աղբյուրը CoreJ-ի բոլոր հաջորդական տարրերի համարTAGՎրիպազերծում։
TMS	1	Մուտքագրում	Փորձարկման ռեժիմի ընտրություն:
TDO	1	Արդյունք	Փորձարկման տվյալները դուրս. Սերիական տվյալների ելք դեպի TAP:
ՏՐՍՏԲ	1	Մուտքագրում	Փորձարկման վերակայում: Ակտիվ ցածր վերակայման մուտքագրում TAP-ից:
JTAG Target X պորտեր
TGT_TDO_x	1	Մուտքագրում	Ստուգեք տվյալները վրիպազերծման թիրախից x-ից դեպի TAP: Միացեք թիրախային TDO պորտին:
TGT_TCK_x	1	Արդյունք	Փորձարկեք ժամացույցի արդյունքը՝ x թիրախը վրիպազերծելու համար։ TCK-ն CoreJ-ի ներսում փոխակերպվում է գլոբալ, ցածր թեքության ցանցի։TAGՎրիպազերծում։
TGT_TRST_x	1	Արդյունք	Active-High Test Reset. Օգտագործվում է միայն այն դեպքում, երբ TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Արդյունք	Ակտիվ-ցածր փորձարկման վերակայում: Օգտագործվում է միայն այն դեպքում, երբ TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Արդյունք	Փորձարկման ռեժիմ Ընտրեք ելք՝ x թիրախը վրիպազերծելու համար:
TGT_TDI_x	1	Արդյունք	Փորձարկման տվյալները Մուտք. Սերիական տվյալների մուտքագրում վրիպազերծման թիրախ x-ից:
UJTAG_BYPASS_TCK_x	1	Մուտքագրում	Փորձարկել ժամացույցի մուտքագրումը` x թիրախը GPIO փին-ից վրիպազերծելու համար:
UJTAG_BYPASS_TMS_x	1	Մուտքագրում	Փորձարկման ռեժիմ Ընտրեք թիրախ x-ը GPIO փին վրիպազերծելու համար:
UJTAG_BYPASS_TDI_x	1	Մուտքագրում	Ստուգեք տվյալները, սերիական տվյալներ՝ x թիրախը GPIO փին-ից վրիպազերծելու համար:
UJTAG_BYPASS_TRSTB_x	1	Մուտքագրում	Փորձարկման վերակայում: Վերականգնել մուտքագրումը նպատակակետ x-ի վրիպազերծման համար GPIO փինից:
UJTAG_BYPASS_TDO_x	1	Արդյունք	Փորձարկման տվյալները դուրս, սերիական տվյալներ վրիպազերծման թիրախ x-ից GPIO փինից:
SEC նավահանգիստներ
EN_SEC	1	Մուտքագրում	Միացնում է անվտանգությունը: Թույլ է տալիս օգտատիրոջ դիզայնին վերացնել արտաքին TDI և TRSTB մուտքագրումը TAP-ում:ԶգուշությունՀատուկ զգույշ եղեք այս նավահանգիստը միացնելիս: Լրացուցիչ մանրամասների համար տե՛ս ստորև բերված նշումը և Սարքի ծրագրավորումը:
TDI_SEC	1	Մուտքագրում	TDI անվտանգության վերացում: Չեղարկում է արտաքին TDI մուտքագրումը TAP-ին, երբ EN_SEC-ը ԲԱՐՁՐ է:
TRSTB_SEC	1	Մուտքագրում	TRSTB անվտանգության վերացում: Չեղարկում է արտաքին TRSTB մուտքագրումը TAP-ում, երբ SEC_EN-ը ԲԱՐՁՐ է:
UTRSTB	1	Արդյունք	Test Reset Monitor
UTMS	1	Արդյունք	Փորձարկման ռեժիմ Ընտրեք մոնիտոր

The Microchip Webկայք

Microchip-ը տրամադրում է առցանց աջակցություն մեր միջոցով webկայքը՝ հասցեով www.microchip.com/. Սա webկայքը օգտագործվում է պատրաստելու համար files և տեղեկատվությունը հեշտությամբ հասանելի հաճախորդներին: Հասանելի բովանդակության մի մասը ներառում է.

• Ապրանքի աջակցություն – Տվյալների թերթիկներ և սխալներ, դիմումի նշումներ և sampծրագրեր, դիզայնի ռեսուրսներ, օգտագործողի ուղեցույցներ և ապարատային աջակցության փաստաթղթեր, ծրագրային ապահովման վերջին թողարկումներ և արխիվացված ծրագրեր
• Ընդհանուր տեխնիկական աջակցություն – Հաճախակի տրվող հարցեր (ՀՏՀ), տեխնիկական աջակցության հարցումներ, առցանց քննարկումների խմբեր, միկրոչիպի նախագծման գործընկեր ծրագրի անդամների ցուցակ
• Microchip-ի բիզնես – Արտադրանքի ընտրողի և պատվիրելու ուղեցույցներ, Microchip-ի վերջին մամուլի հաղորդագրություններ, սեմինարների և միջոցառումների ցանկ, Microchip-ի վաճառքի գրասենյակների, դիստրիբյուտորների և գործարանների ներկայացուցիչների ցուցակներ

Ապրանքի փոփոխության ծանուցման ծառայություն

Microchip-ի արտադրանքի փոփոխության ծանուցման ծառայությունն օգնում է հաճախորդներին արդիական պահել Microchip-ի արտադրանքի վերաբերյալ: Բաժանորդները էլեկտրոնային փոստով ծանուցում կստանան, երբ փոփոխություններ, թարմացումներ, վերանայումներ կամ սխալներ լինեն՝ կապված որոշակի արտադրանքի ընտանիքի կամ զարգացման գործիքի հետ:

Գրանցվելու համար այցելեք www.microchip.com/pcn և հետևեք գրանցման հրահանգներին Հաճախորդների սպասարկում  Microchip արտադրանքի օգտվողները կարող են օգնություն ստանալ մի քանի ուղիներով.

• դիստրիբյուտոր կամ ներկայացուցիչ
• Տեղական վաճառքի գրասենյակ
• Ներկառուցված լուծումների ինժեների (ESE) տեխնիկական աջակցություն Հաճախորդները պետք է դիմեն իրենց դիստրիբյուտորին, ներկայացուցչին կամ ESE-ին աջակցության համար: Տեղական վաճառքի գրասենյակները նույնպես հասանելի են հաճախորդներին օգնելու համար: Վաճառքի գրասենյակների և վայրերի ցանկը ներառված է այս փաստաթղթում:

Տեխնիկական աջակցությունը հասանելի է միջոցով webկայք՝ www.microchip.com/support

Microchip Devices Code Protection հատկությունը

Ուշադրություն դարձրեք Microchip սարքերի կոդի պաշտպանության հատկության հետևյալ մանրամասներին.

• Microchip արտադրանքները համապատասխանում են իրենց հատուկ Microchip Data Sheet-ում պարունակվող բնութագրերին:
• Microchip-ը կարծում է, որ իր արտադրանքի ընտանիքն ապահով է, երբ օգտագործվում է նախատեսված ձևով և նորմալ պայմաններում:
• Կան անազնիվ և, հնարավոր է, անօրինական մեթոդներ, որոնք օգտագործվում են Microchip սարքերի կոդերի պաշտպանության առանձնահատկությունները խախտելու փորձերում: Մենք կարծում ենք, որ այս մեթոդները պահանջում են Microchip-ի արտադրանքների օգտագործումը Microchip-ի տվյալների թերթերում պարունակվող գործառնական բնութագրերից դուրս: Կոդի պաշտպանության այս հատկանիշները խախտելու փորձերը, ամենայն հավանականությամբ, չեն կարող իրականացվել առանց Microchip-ի մտավոր սեփականության իրավունքները խախտելու:
• Microchip-ը պատրաստ է աշխատել ցանկացած հաճախորդի հետ, ով մտահոգված է իր կոդի ամբողջականությամբ:
• Ոչ Microchip-ը, ոչ էլ կիսահաղորդչային այլ արտադրողները չեն կարող երաշխավորել իր ծածկագրի անվտանգությունը: Կոդի պաշտպանությունը չի նշանակում, որ մենք երաշխավորում ենք, որ ապրանքը «անխախտելի է»: Կոդի պաշտպանությունը մշտապես զարգանում է: Մենք Microchip-ում պարտավորվում ենք շարունակաբար կատարելագործել մեր արտադրանքի ծածկագրերի պաշտպանության առանձնահատկությունները: Microchip-ի ծածկագրի պաշտպանության գործառույթը կոտրելու փորձերը կարող են լինել Digital Millennium Copyright Act-ի խախտում: Եթե ​​նման գործողությունները թույլ են տալիս չարտոնված մուտք գործել դեպի ձեր ծրագրակազմը կամ հեղինակային իրավունքով պաշտպանված այլ աշխատանք, դուք կարող եք իրավունք ունենալ դատական ​​հայց ներկայացնել՝ համաձայն այդ օրենքի:

Իրավական ծանուցում

Սույն հրապարակման մեջ պարունակվող տեղեկատվությունը տրամադրվում է միայն Microchip-ի արտադրանքի նախագծման և օգտագործման նպատակով: Սարքի հավելվածների և նմանատիպ այլ տեղեկությունները տրամադրվում են միայն ձեր հարմարության համար և կարող են փոխարինվել թարմացումներով: Ձեր պարտականությունն է ապահովել, որ ձեր դիմումը համապատասխանում է ձեր բնութագրերին:
ԱՅՍ ՏԵՂԵԿԱՏՎՈՒԹՅՈՒՆԸ ՏՐԱՄԱԴՐՎՈՒՄ Է ՄԻԿՐՈՉԻՊԻ «ԻՆՉՊԵՍ ԿԱ»: ՄԻԿՐՈՉԻՊԸ ՆԵՐԿԱՅԱՑՈՒՑՉՈՒԹՅՈՒՆ ՉԻ ԿԱՏԱՐՈՒՄ
ԿԱՄ ՑԱՆԿԱՑԱԾ ՏԵՍԱԿԻ ԵՐԱՇԽԻՔՆԵՐ՝ ԲԱՑԱՀԱՅՏ ԹԵ ՆԿՅԱԼԻՐ, ԳՐԱՎՈՐ, ԹԵ ԲԱՆԱՎՈՐ, կանոնադրական
ԿԱՄ ՀԱԿԱՌԱԿԸ՝ ԿԱՊՎԱԾ ՏԵՂԵԿԱՏՎՈՒԹՅԱՆ ՀԵՏ, ՆԵՐԱՌՅԱԼ ԲԱՅՑ ՉՍԱՀՄԱՆԱՓԱԿՎԵԼ
ԵՐԱՇԽԻՔՆԵՐ ՉԻ ԽԱԽՏՈՒՄՆԵՐԻ, ՎԱՃԱՌՔԻ ԿԱՐՈՂՈՒԹՅԱՆ ԵՎ ՀԱՏՈՒԿ ՆՊԱՏԱԿԻ ՀԱՄԱՐ ՊԱՏԱՍԽԱՆՈՒԹՅԱՆ ԿԱՄ ԴՐԱ ՎԻՃԱԿԻ, ՈՐԱԿԻ ԿԱՄ ԿԱՏԱՐՄԱՆԻ ՀԱՄԱՐ ԵՐԱՇԽԻՔՆԵՐԸ: ՈՉ ՄԻ ԴԵՊՔՈՒՄ ՄԻԿՐՈՉԻՊԸ ՊԱՏԱՍԽԱՆԱՏՎՈՒԹՅՈՒՆ ՉԻ ՊԱՏԱՍԽԱՆԱՏՎԵԼ ԱՄԵՐԻԿ ՏԵՂԵԿԱՏՎՈՒԹՅԱՆ ՀԵՏ ԿԱՊՎԱԾ ՈՐԵՎԷ ԱՆՈՒՂԻՂ, ՀԱՏՈՒԿ, ՊԱՏԺԻՉ, ՊԱՏԱԽԱԿԱՆ ԿԱՄ ՀԵՏԵՎԱՆԱԿԱՆ ԿՈՐՈՒՍՏԻ, ՎՆԱՍԻ, ԱՐԺԵՔԻ ԿԱՄ ԾԱԽՍԻ ՀԱՄԱՐ ԽՈՐՀՐԴՎԱԾ Է \ՀՆԱՐԱՎՈՐՈՒԹՅԱՆ ՄԱՍԻՆ ԿԱՄ ՎՆԱՍՆԵՐԸ ԿԱՆԽԱԽՍԵԼԻ ԵՆ. ՄԻԿՐՈՉԻՊԻ ԸՆԴՀԱՆՈՒՐ ՊԱՏԱՍԽԱՆԱՏՎՈՒԹՅՈՒՆԸ ՏԵՂԵԿԱՏՎՈՒԹՅԱՆ ԿԱՄ ԴՐԱ ՕԳՏԱԳՈՐԾՄԱՆ ՀԱՄԱՐ ԿԱՊՎԱԾ ԲՈԼՈՐ ՊԱՀԱՆՋՆԵՐԻ ՎԵՐԱԲԵՐՅԱԼ ՉԻ ԳԵՐԱՑՆԻ ՎՃԱՐՆԵՐԻ ԳՈՒՄԱՐԸ, ԵԹԵ ՉԿԱ, ԱՅԴ ԱՇԽԱՏԱՆՔՆԵՐԻ ՀԱՄԱՐ: Կենսապահովման և/կամ անվտանգության ծրագրերում Microchip սարքերի օգտագործումը լիովին ենթարկվում է գնորդի ռիսկին, և գնորդը համաձայնում է պաշտպանել, փոխհատուցել և պահել անվնաս Microchip-ը նման օգտագործման հետևանքով առաջացած ցանկացած և բոլոր վնասներից, պահանջներից, հայցերից կամ ծախսերից: Ոչ մի լիցենզիա չի փոխանցվում, անուղղակիորեն կամ այլ կերպ, Microchip-ի որևէ մտավոր սեփականության իրավունքով, եթե այլ բան նշված չէ:

ԱՄԵՐԻԿԱ	Ասիա / Խաղաղ օվկիանոս	Ասիա / Խաղաղ օվկիանոս	ԵՎՐՈՊԱ
Կորպորատիվ գրասենյակ2355 West Chandler Blvd. Chandler, AZ 85224-6199Հեռ.՝ 480-792-7200Ֆաքս՝ 480-792-7277Տեխնիկական աջակցություն. www.microchip.com/support Web Հասցե: www.microchip.com ԱտլանտաDuluth, GATel: 678-957-9614Fax: 678-957-1455Օսթին, ՏեխասՀեռ.՝ 512-257-3370Բոստոն Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ՉիկագոItasca, ILTel: 630-285-0071Fax: 630-285-0075ԴալլասAddison, TXTel: 972-818-7423Fax: 972-818-2924ԴետրոյթNovi, MITel: 248-848-4000Հյուսթոն, ՏեխասՀեռ.՝ 281-894-5983Ինդիանապոլիս Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Լոս Անջելես Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Ռալի, ԱՄՆՀեռ.՝ 919-844-7510Նյու Յորք, Նյու ՅորքՀեռ.՝ 631-435-6000Սան Խոսե, ԿալիֆորնիաTel: 408-735-9110Tel: 408-436-4270Կանադա – ՏորոնտոTel: 905-695-1980Fax: 905-695-2078	Ավստրալիա – ՍիդնեյՀեռ.՝ 61-2-9868-6733Չինաստան - ՊեկինՀեռ.՝ 86-10-8569-7000Չինաստան - ՉենդուՀեռ.՝ 86-28-8665-5511Չինաստան - ՉունցինՀեռ.՝ 86-23-8980-9588Չինաստան - ԴոնգուանՀեռ.՝ 86-769-8702-9880Չինաստան - ԳուանչժոուՀեռ.՝ 86-20-8755-8029Չինաստան - ՀանչժոուՀեռ.՝ 86-571-8792-8115Չինաստան - Հոնկոնգի SARՀեռ.՝ 852-2943-5100Չինաստան - ՆանջինգՀեռ.՝ 86-25-8473-2460Չինաստան - ՑինդաոՀեռ.՝ 86-532-8502-7355Չինաստան - ՇանհայՀեռ.՝ 86-21-3326-8000Չինաստան - ՇենյանՀեռ.՝ 86-24-2334-2829Չինաստան - ՇենժենՀեռ.՝ 86-755-8864-2200Չինաստան - ՍուչժոուՀեռ.՝ 86-186-6233-1526Չինաստան - ՈւհանՀեռ.՝ 86-27-5980-5300Չինաստան - ՍիանՀեռ.՝ 86-29-8833-7252Չինաստան - ՍյամենՀեռ.՝ 86-592-2388138Չինաստան - ՉժուհայՀեռ.՝ 86-756-3210040	Հնդկաստան - ԲանգալորՀեռ.՝ 91-80-3090-4444Հնդկաստան - Նյու ԴելիՀեռ.՝ 91-11-4160-8631Հնդկաստան - ՊունաՀեռ.՝ 91-20-4121-0141Ճապոնիա – ՕսակաՀեռ.՝ 81-6-6152-7160Ճապոնիա - ՏոկիոՀեռ.՝ 81-3-6880- 3770Կորեա - ԴաեգուՀեռ.՝ 82-53-744-4301Կորեա - ՍեուլՀեռ.՝ 82-2-554-7200Մալազիա - Կուալա ԼումպուրՀեռ.՝ 60-3-7651-7906Մալայզիա – ՊենանգՀեռ.՝ 60-4-227-8870Ֆիլիպիններ - ՄանիլաՀեռ.՝ 63-2-634-9065ՍինգապուրՀեռ.՝ 65-6334-8870Թայվան – Հսին ՉուՀեռ.՝ 886-3-577-8366Թայվան - ԿաոսյունՀեռ.՝ 886-7-213-7830Թայվան - ԹայբեյՀեռ.՝ 886-2-2508-8600Թաիլանդ - ԲանգկոկՀեռ.՝ 66-2-694-1351Վիետնամ - Հո Չի ՄինՀեռ.՝ 84-28-5448-2100	Ավստրիա – ՈւելսTel: 43-7242-2244-39Fax: 43-7242-2244-393Դանիա – ԿոպենհագենTel: 45-4485-5910Fax: 45-4485-2829Ֆինլանդիա – ԷսպուՀեռ.՝ 358-9-4520-820Ֆրանսիա – ՓարիզTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Գերմանիա – ԳարշինգՀեռ.՝ 49-8931-9700Գերմանիա – ՀաանՀեռ.՝ 49-2129-3766400Գերմանիա – ՀեյլբրոնՀեռ.՝ 49-7131-72400Գերմանիա – ԿարլսրուեՀեռ.՝ 49-721-625370Գերմանիա – ՄյունխենTel: 49-89-627-144-0Fax: 49-89-627-144-44Գերմանիա – ՌոզենհայմՀեռ.՝ 49-8031-354-560Իսրայել – ՌաանանաՀեռ.՝ 972-9-744-7705Իտալիա – ՄիլանTel: 39-0331-742611Fax: 39-0331-466781Իտալիա – ՊադովաՀեռ.՝ 39-049-7625286Նիդեռլանդներ – ԴրունենTel: 31-416-690399Fax: 31-416-690340Նորվեգիա – ՏրոնհեյմՀեռ՝ 47-72884388Լեհաստան – ՎարշավաՀեռ.՝ 48-22-3325737Ռումինիա – ԲուխարեստTel: 40-21-407-87-50Իսպանիա - ՄադրիդTel: 34-91-708-08-90Fax: 34-91-708-08-91Շվեդիա – ԳյոթենբերգTel: 46-31-704-60-40Շվեդիա - ՍտոկհոլմՀեռ.՝ 46-8-5090-4654Մեծ Բրիտանիա – ՈւոքինգհեմTel: 44-118-921-5800Fax: 44-118-921-5820