MICROCHIP UG0877 SLVS-EC ընդունիչ Polar Fire FPGA-ի օգտագործման ուղեցույց
Վերանայման պատմություն
Վերանայման պատմությունը նկարագրում է այն փոփոխությունները, որոնք իրականացվել են փաստաթղթում: Փոփոխությունները թվարկված են վերանայմամբ՝ սկսած ընթացիկ հրապարակումից:
Վերանայում 4.0
Ստորև ներկայացված է սույն փաստաթղթի 4.0 վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:
- Փոխարինված է Նկար 2, էջ 2, Նկար 3, էջ 3, Նկար 8, էջ 6 և Նկար 9, էջ 7:
- Հեռացված բաժինը Փոխանցել PLL, էջ 4:
- Թարմացված Աղյուսակ 1, էջ 3, Աղյուսակ 3, էջ 7, Աղյուսակ 4, էջ 7 և Աղյուսակ 5, էջ 8:
- Թարմացվել է PLL բաժինը Pixel Clock Generation-ի համար, էջ 4:
- Թարմացված բաժինը Կազմաձևման պարամետրեր, էջ 7:
Վերանայում 3.0
Ստորև ներկայացված է սույն փաստաթղթի 3.0 վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:
- SLVS-EC IP, էջ 2
- Աղյուսակ 3, էջ 7
Վերանայում 2.0
Ստորև ներկայացված է սույն փաստաթղթի 2.0 վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:
- SLVS-EC IP, էջ 2
- Փոխանցիչի կոնֆիգուրացիա, էջ 3
- Աղյուսակ 3, էջ 7
Վերանայում 1.0
Revision 1.0-ն այս փաստաթղթի առաջին հրապարակումն էր
SLVS-EC IP
SLVS-EC-ը Sony-ի գերարագ ինտերֆեյսն է հաջորդ սերնդի բարձր լուծաչափով CMOS պատկերի սենսորների համար: Այս ստանդարտը հանդուրժում է երթևեկելի գոտի թեքության նկատմամբ՝ ներկառուցված ժամացույցի տեխնոլոգիայի պատճառով: Այն հեշտացնում է տախտակի մակարդակի դիզայնը՝ բարձր արագությամբ և միջքաղաքային փոխանցման առումով: SLVS-EC Rx IP միջուկը տրամադրում է SLVS-EC ինտերֆեյս PolarFire FPGA-ի համար՝ պատկերի սենսորային տվյալներ ստանալու համար: IP-ն ապահովում է մինչև 4.752 Գբիտ/վ արագություն: IP միջուկն աջակցում է երկու, չորս և ութ գծեր RAW 8, RAW 10 և RAW 12 կոնֆիգուրացիաների համար: Հետևյալ նկարը ցույց է տալիս SLVS-EC տեսախցիկի լուծման համակարգի դիագրամը:
Նկար 1 • SLVS-EC IP բլոկ դիագրամ
Polar Fire® հաղորդիչն օգտագործվում է որպես PHY ինտերֆեյս SLVS-EC սենսորի համար, քանի որ SLVS-EC ինտերֆեյսը օգտագործում է ներկառուցված ժամացույցի տեխնոլոգիա: Այն նաև օգտագործում է 8b10b կոդավորում, որը կարելի է վերականգնել PolarFire հաղորդիչի միջոցով: PolarFire FPGA-ն ունի մինչև 24 ցածր էներգիայի 12.7 Գբիտ/վրկ հաղորդիչի գիծ: Այս հաղորդիչի ուղիները կարող են կազմաձևվել որպես SLVS-EC PHY ընդունիչ ուղիներ: Ինչպես ցույց է տրված նախորդ նկարում, հաղորդիչի ելքերը միացված են SLVS-EC Rx IP միջուկին:
SLVS-EC ընդունիչի լուծում
Հետևյալ նկարը ցույց է տալիս SLVS-EC IP-ի Libero SoC ծրագրային ապահովման բարձր մակարդակի նախագծման իրականացումը և SLVS-EC ընդունիչի լուծման համար անհրաժեշտ բաղադրիչները:
Նկար 2 • SLVS-EC IP SmartDesign
Փոխանցիչի կոնֆիգուրացիա
Հետևյալ նկարը ցույց է տալիս հաղորդիչի ինտերֆեյսի կոնֆիգուրացիան:
Նկար 3 • Փոխանցիչի ինտերֆեյսի կոնֆիգուրատոր
Փոխանցիչը կարող է կազմաձևվել ինչպես երկու, այնպես էլ չորս գծերի: Նաև փոխանցիչի արագությունը կարող է սահմանվել «Փոխանցիչի տվյալների արագությամբ»: SLVS-EC ինտերֆեյսը աջակցում է երկու baud արագություն, ինչպես նշված է հետևյալ աղյուսակում:
Աղյուսակ 1 • SLVS-EC Baud Rate
| Բոդի աստիճան | Baud Rate-ը Մբիթ/վրկ-ում |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL Pixel Clock Generation-ի համար
PLL-ը պահանջվում է պիքսելային ժամացույց ստեղծելու համար, որը ստեղծվել է հաղորդիչի կողմից ստեղծված Fabric ժամացույցից, այսինքն՝ LANE0_RX_CLOCK: Ստորև բերված է պիքսելային ժամացույց ստեղծելու բանաձևը:
Pixel ժամացույց = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Կազմաձևեք PF_CCC-ը RAW 8-ի համար, ինչպես ցույց է տրված հետևյալ նկարում:
Նկար 4 • Ժամացույցի կոնդիցիոների միացում
Դիզայնի նկարագրություն
Հետևյալ նկարը ցույց է տալիս SLVS-EC Frame Format կառուցվածքը:
Նկար 5 • SLVS-EC շրջանակի ձևաչափի կառուցվածքը
Փաթեթի վերնագիրը պարունակում է տեղեկատվություն շրջանակի սկզբի և ավարտի ազդանշանների և Valid գծերի մասին: Փաթեթի վերնագրի վերևում ավելացվում են PHY կառավարման կոդեր՝ SLVS-EC փաթեթը ձևավորելու համար: Հետևյալ աղյուսակում թվարկված են SLVS-EC արձանագրությունում օգտագործվող տարբեր PHY կառավարման կոդերը:
Աղյուսակ 2 • PHY Control Code
PHY Control Code 8b10b Նշանների համակցություն
Մեկնարկի կոդը Կ.28.5 – Կ.27.7 – Կ.28.2 – Կ.27.7
Ավարտի ծածկագիր Կ.28.5 – Կ.29.7 – Կ.30.7 – Կ.29.7
Pad Code Կ.23.7 – Կ.28.4 – Կ.28.6 – Կ.28.3
Համաժամացման կոդը Կ.28.5 – Դ.10.5 – Դ.10.5 – Դ.10.5
Պարապ օրենսգիրք Դ.00.0 – Դ.00.0 – Դ.00.0 – Դ.00.0
SLVS-EC RX IP Core
Այս բաժինը նկարագրում է SLVS-EC ընդունիչ IP-ի ապարատային ներդրման մանրամասները: Հետևյալ նկարը ցույց է տալիս Sony SLVS-EC ընդունիչի լուծումը, որը պարունակում է Polar Fire SLVS-EC RX IP: Այս IP-ն օգտագործվում է Polar Fire հաղորդիչ ինտերֆեյսի բլոկի հետ համատեղ: Հետևյալ նկարը ցույց է տալիս SLVS-EC Rx IP-ի ներքին բլոկները:
Նկար 6 • SLVS-EC RX IP-ի ներքին բլոկներ
հարթեցնող
Այս մոդուլը ստանում է տվյալները PolarFire հաղորդիչի բլոկներից և հավասարեցնում համաժամացման կոդի հետ: Այս մոդուլը փնտրում է համաժամացման կոդը հաղորդիչից ստացված բայթերում և կողպվում է բայթերի սահմանին:
slvsec_phy_rx
Այս մոդուլը ստանում է տվյալները հավասարեցնողից և վերծանում մուտքային SLVS PHY փաթեթները: Այս մոդուլն անցնում է համաժամացման հաջորդականությամբ և այնուհետև առաջացնում է pkt_en ազդանշանը՝ սկսած Start կոդից և ավարտվում վերջի կոդով: Այն նաև հեռացնում է PAD կոդը տվյալների փաթեթներից և տվյալները ուղարկում հաջորդ մոդուլին, որը slvsrx_decoder է:
slvsrx_decoder
Այս մոդուլը ստանում է տվյալները slvsec_phy_rx մոդուլից և հանում է պիքսելային տվյալները օգտակար բեռից: Այս մոդուլը հանում է չորս պիքսել մեկ ժամացույցի յուրաքանչյուր գոտու և ուղարկում է ելք: Այն առաջացնում է գծի վավեր ազդանշան ակտիվ գծերի համար, որոնք վավերացնում են ակտիվ վիդեո տվյալները: Այն նաև առաջացնում է Frame վավեր ազդանշան՝ դիտելով շրջանակի սկզբի և շրջանակի ավարտի բիթերը SLVS-EC փաթեթների փաթեթի վերնագրում:
FSM տվյալների վերծանման վիճակներով
Հետևյալ նկարը ցույց է տալիս FSM-ը SLVS-EC RX IP-ի համար:
Նկար 7 • FSM SLVS-EC RX IP-ի համար
SLVS-EC ընդունիչի IP կոնֆիգուրացիա
Հետևյալ նկարը ցույց է տալիս SLVS-EC ընդունիչի IP կոնֆիգուրատորը:
Նկար 8 • SLVS-EC ընդունիչ IP կոնֆիգուրատոր
Կազմաձևման պարամետրեր
Հետևյալ աղյուսակը թվարկում է SLVS-EC ընդունիչի IP բլոկի ապարատային ներդրման մեջ օգտագործվող կազմաձևման պարամետրերի նկարագրությունը: Սրանք ընդհանուր պարամետրեր են և կարող են տարբերվել՝ կախված կիրառման պահանջներից:
Աղյուսակ 3 • Կազմաձևման պարամետրեր
Անվան նկարագրություն
DATA_WIDTH Մուտքագրեք պիքսել տվյալների լայնությունը: Աջակցում է RAW 8, RAW 10 և RAW 12:
LANE_WIDTH համարը SLVS-EC ուղիների. Աջակցում է երկու, չորս և ութ գոտիներ:
BUFF_DEPTH Բուֆերի խորությունը: Ակտիվ պիքսելների քանակը ակտիվ վիդեո գծում:
Բուֆերային խորությունը կարելի է հաշվարկել՝ օգտագործելով հետևյալ հավասարումը.
BUFF_DEPTH = Առաստաղ ((Հորիզոնական լուծաչափ * RAW լայնություն) / (32 * Գոտի լայնություն))
Example: RAW լայնությունը = 8, գծի լայնությունը = 4, և հորիզոնական լուծաչափը = 1920 պիքսել
BUFF_DEPTH = Առաստաղ ((1920 * 8)/ (32* 4)) = 120
Մուտքեր և ելքեր
Հետևյալ աղյուսակը թվարկում է SLVS-EC RX IP-ի կազմաձևման պարամետրերի մուտքային և ելքային պորտերը
Աղյուսակ 4 • Մուտքային և ելքային պորտեր
| Ազդանշանի անվանումը | Ուղղություն | Լայնություն | Նկարագրություն |
| LANE#_RX_CLK | Մուտքագրում | 1 | Վերականգնված ժամացույցը փոխանցիչից տվյալ Lane-ի համար |
| LANE#_RX_READY | Մուտքագրում | 1 | Տվյալների պատրաստ ազդանշան Lane-ի համար |
| LANE#_RX_VALID | Մուտքագրում | 1 | Տվյալների վավեր ազդանշան Lane-ի համար |
| LANE#_RX_DATA | Մուտքագրում | 32 | Lane-ը վերականգնեց տվյալները հաղորդիչից |
| LINE_VALID_O | Արդյունք | 1 | Տվյալների վավեր ազդանշան տողում գործող պիքսելների համար |
| FRAME_VALID_O | Արդյունք | 1 | Վավեր ազդանշան շրջանակի ակտիվ գծերի համար |
| DATA_OUT_O | Արդյունք | DATA_WIDTH*LANE_WIDTH*4 | Pixel տվյալների ելք |
Ժամկետային դիագրամ
Հետևյալ նկարը ցույց է տալիս SLVS-EC IP-ի ժամանակային դիագրամը:
Նկար 9 • SLVS-EC IP Ժամկետային դիագրամ
Ռեսուրսների օգտագործում
Հետևյալ աղյուսակը ցույց է տալիս as-ի ռեսուրսների օգտագործումըampSLVS-EC ընդունիչի միջուկը, որն իրականացվել է PolarFire FPGA-ում (MPF300TS-1FCG1152I փաթեթ), RAW 8 և չորս գծերի և 1920 թվականի հորիզոնական լուծաչափի կոնֆիգուրացիայի համար:
Աղյուսակ 5 • Ռեսուրսների օգտագործում
| Տարր | Օգտագործումը |
| DFF-ներ | 3001 |
| 4-մուտքային LUT-ներ | 1826 |
| LSRAM-ներ | 16 |
Փաստաթղթեր / ռեսուրսներ
 |
MICROCHIP UG0877 SLVS-EC ընդունիչ PolarFire FPGA-ի համար [pdf] Օգտագործողի ուղեցույց UG0877, UG0877 SLVS-EC ընդունիչ PolarFire FPGA-ի համար, SLVS-EC ընդունիչ PolarFire FPGA-ի համար, ընդունիչ PolarFire FPGA-ի համար, PolarFire FPGA-ի համար |
