Intel Chip ID FPGA IP միջուկներ
Յուրաքանչյուր աջակցվող Intel® FPGA ունի յուրահատուկ 64-բիթանոց չիպի ID: Chip ID Intel FPGA IP միջուկները թույլ են տալիս կարդալ այս չիպի ID-ն սարքի նույնականացման համար:
- Ներածություն Intel FPGA IP միջուկներին
- Ընդհանուր տեղեկություններ է տրամադրում բոլոր Intel FPGA IP միջուկների մասին, ներառյալ IP միջուկների պարամետրավորումը, գեներացումը, արդիականացումը և մոդելավորումը:
- Համակցված սիմուլյատորի տեղադրման սցենարի ստեղծում
- Ստեղծեք սիմուլյացիոն սցենարներ, որոնք չեն պահանջում ձեռքով թարմացումներ ծրագրային ապահովման կամ IP տարբերակի թարմացման համար:
Սարքի աջակցություն
| IP միջուկներ | Աջակցվող սարքեր |
| Chip ID Intel Stratix® 10 FPGA IP միջուկ | Intel Stratix 10 |
| Չիպի եզակի ID Intel Arria® 10 FPGA IP միջուկ | Intel Arria 10 |
| Չիպի եզակի ID Intel Cyclone® 10 GX FPGA IP միջուկ | Intel Cyclone 10 GX |
| Չիպի եզակի ID Intel MAX® 10 FPGA IP | Intel MAX 10 |
| Չիպի եզակի ID Intel FPGA IP միջուկ | Stratix V Arria V ցիկլոն V |
Առնչվող տեղեկատվություն
- Չիպի եզակի ID Intel MAX 10 FPGA IP Core
Chip ID Intel Stratix 10 FPGA IP Core
- Այս բաժինը նկարագրում է Chip ID Intel Stratix 10 FPGA IP միջուկը:
Ֆունկցիոնալ նկարագրություն
Data_valid ազդանշանը սկսվում է ցածր սկզբնական վիճակում, երբ սարքից տվյալներ չեն ընթերցվում: Բարձր-ցածր իմպուլսը կարդալու մուտքային պորտին սնուցելուց հետո Chip ID Intel Stratix 10 FPGA IP-ն կարդում է չիպի եզակի ID-ն: Ընթերցելուց հետո IP միջուկը հաստատում է data_valid ազդանշանը՝ ցույց տալու, որ ելքային պորտում չիպի ID-ի եզակի արժեքը պատրաստ է որոնման համար: Գործողությունը կրկնվում է միայն այն դեպքում, երբ վերականգնում եք IP միջուկը: Chip_id[63:0] ելքային նավահանգիստը պահպանում է չիպի եզակի ID-ի արժեքը, մինչև դուք վերակազմավորեք սարքը կամ վերակայեք IP միջուկը:
Նշում. Դուք չեք կարող նմանակել Chip ID IP միջուկը, քանի որ IP միջուկը ստանում է պատասխան չիպի ID տվյալների վերաբերյալ SDM-ից: Այս IP միջուկը վավերացնելու համար Intel-ը խորհուրդ է տալիս կատարել ապարատային գնահատում:
Նավահանգիստներ
Նկար 1: Chip ID Intel Stratix 10 FPGA IP Core նավահանգիստներ
Աղյուսակ 2: Chip ID Intel Stratix 10 FPGA IP Core Ports Նկարագրություն
| Պորտ | I/O | Չափ (բիթ) | Նկարագրություն |
| կլկին | Մուտքագրում | 1 | Ժամացույցի ազդանշան է տալիս չիպի ID բլոկին: Առավելագույն աջակցվող հաճախականությունը համարժեք է ձեր համակարգի ժամացույցին: |
| վերակայել | Մուտքագրում | 1 | Սինխրոն վերականգնում, որը զրոյացնում է IP միջուկը:
IP միջուկը զրոյացնելու համար հաստատեք վերակայման ազդանշանը բարձր առնվազն 10 clkin ցիկլով: |
| տվյալների_վավեր | Արդյունք | 1 | Ցույց է տալիս, որ չիպի եզակի ID-ն պատրաստ է առբերման: Եթե ազդանշանը ցածր է, IP միջուկը գտնվում է սկզբնական վիճակում կամ ընթացքի մեջ է՝ ապահովիչների ID-ից տվյալները բեռնելու համար: Այն բանից հետո, երբ IP միջուկը հաստատում է ազդանշանը, տվյալները պատրաստ են որոնման համար chip_id[63..0] ելքային պորտում: |
| chip_id | Արդյունք | 64 | Ցույց է տալիս չիպի եզակի ID-ն՝ ըստ դրա համապատասխան ապահովիչների ID-ի գտնվելու վայրի: Տվյալները վավեր են միայն այն բանից հետո, երբ IP միջուկը հաստատում է data_valid ազդանշանը:
Միացման ժամանակ արժեքը վերականգնվում է 0-ի: Chip_id [63:0]ելքային նավահանգիստը պահպանում է չիպի եզակի ID-ի արժեքը, քանի դեռ չեք վերակազմավորել սարքը կամ վերակայել IP միջուկը: |
| պատրաստվել է | Մուտքագրում | 1 | Readid ազդանշանն օգտագործվում է սարքից ID արժեքը կարդալու համար: Ամեն անգամ, երբ ազդանշանի արժեքը փոխվում է 1-ից 0-ի, IP միջուկը գործարկում է ընթերցման ID-ի գործողությունը:
Դուք պետք է ազդանշանը հասցնեք 0-ի, երբ չօգտագործված եք: Կարդալ ID-ի գործողությունը սկսելու համար ազդանշանը բարձրացրեք առնվազն 3 ժամացույցի ցիկլով, այնուհետև իջեցրեք այն ցածր: IP միջուկը սկսում է կարդալ չիպի ID-ի արժեքը: |
Մուտք գործեք Chip ID Intel Stratix 10 FPGA IP ազդանշանային հպման միջոցով
Երբ դուք միացնում եք ընթերցված ազդանշանը, Chip ID Intel Stratix 10 FPGA IP միջուկը սկսում է կարդալ չիպի ID-ն Intel Stratix 10 սարքից: Երբ չիպի ID-ն պատրաստ է, Chip ID Intel Stratix 10 FPGA IP միջուկը հաստատում է data_valid ազդանշանը և ավարտում JTAG մուտք.
Նշում. Թույլ տվեք tCD2UM-ին համարժեք ուշացում չիպի ամբողջական կազմաձևումից հետո, նախքան եզակի չիպի ID-ն կարդալու փորձը: Նշեք համապատասխան սարքի տվյալների թերթիկը tCD2UM արժեքի համար:
Չիպի ID Intel Stratix 10 FPGA IP Core-ի վերականգնում
IP միջուկը վերականգնելու համար դուք պետք է հաստատեք վերակայման ազդանշանը առնվազն տասը ժամացույցի ցիկլերի համար:
Նշում
- Intel Stratix 10 սարքերի համար մի վերակայեք IP միջուկը մինչև առնվազն tCD2UM չիպի ամբողջական սկզբնավորումից հետո: Նշեք համապատասխան սարքի տվյալների թերթիկը tCD2UM արժեքի համար:
- IP-ի հիմնական օրինակների ուղեցույցների համար դուք պետք է դիմեք Intel Stratix 10 Reset Release IP բաժինը Intel Stratix 10-ի կազմաձևման Օգտագործողի ուղեցույցում:
Intel Stratix 10 Կազմաձևման Օգտագործողի ուղեցույց
- Լրացուցիչ տեղեկություններ է տրամադրում Intel Stratix 10 Reset Release IP-ի մասին:
Chip ID Intel FPGA IP միջուկներ
Այս բաժինը նկարագրում է հետևյալ IP միջուկները
- Չիպի եզակի ID Intel Arria 10 FPGA IP միջուկ
- Չիպի եզակի ID Intel Cyclone 10 GX FPGA IP միջուկ
- Չիպի եզակի ID Intel FPGA IP միջուկ
Ֆունկցիոնալ նկարագրություն
Data_valid ազդանշանը սկսվում է ցածր սկզբնական վիճակում, երբ սարքից տվյալներ չեն ընթերցվում: Ժամացույցի ազդանշանը clkin մուտքագրման պորտին սնուցելուց հետո Chip ID Intel FPGA IP միջուկը կարդում է չիպի եզակի ID-ն: Ընթերցելուց հետո IP միջուկը հաստատում է data_valid ազդանշանը՝ ցույց տալու, որ ելքային պորտում չիպի ID-ի եզակի արժեքը պատրաստ է որոնման համար: Գործողությունը կրկնվում է միայն այն դեպքում, երբ վերականգնում եք IP միջուկը: Chip_id[63:0] ելքային նավահանգիստը պահպանում է չիպի եզակի ID-ի արժեքը, մինչև դուք վերակազմավորեք սարքը կամ վերակայեք IP միջուկը:
Նշում. Intel Chip ID IP միջուկը չունի մոդելավորման մոդել fileս. Այս IP միջուկը վավերացնելու համար Intel-ը խորհուրդ է տալիս կատարել ապարատային գնահատում:
Նկար 2: Chip ID Intel FPGA IP Core Ports
Աղյուսակ 3: Chip ID Intel FPGA IP Core Ports Նկարագրություն
| Պորտ | I/O | Չափ (բիթ) | Նկարագրություն |
| կլկին | Մուտքագրում | 1 | Ժամացույցի ազդանշան է տալիս չիպի ID բլոկին: Առավելագույն աջակցվող հաճախականությունները հետևյալն են.
• Intel Arria 10-ի և Intel Cyclone 10 GX-ի համար՝ 30 ՄՀց: • Intel MAX 10, Stratix V, Arria V և Cyclone V-ի համար՝ 100 ՄՀց: |
| վերակայել | Մուտքագրում | 1 | Սինխրոն վերականգնում, որը զրոյացնում է IP միջուկը:
IP միջուկը զրոյացնելու համար վերակայման ազդանշանը հաստատեք բարձր առնվազն 10 clkin ցիկլով (1): Chip_id [63:0]ելքային նավահանգիստը պահպանում է չիպի եզակի ID-ի արժեքը, քանի դեռ չեք վերակազմավորել սարքը կամ վերակայել IP միջուկը: |
| տվյալների_վավեր | Արդյունք | 1 | Ցույց է տալիս, որ չիպի եզակի ID-ն պատրաստ է առբերման: Եթե ազդանշանը ցածր է, IP միջուկը գտնվում է սկզբնական վիճակում կամ ընթացքի մեջ է՝ ապահովիչների ID-ից տվյալները բեռնելու համար: Այն բանից հետո, երբ IP միջուկը հաստատում է ազդանշանը, տվյալները պատրաստ են որոնման համար chip_id[63..0] ելքային պորտում: |
| chip_id | Արդյունք | 64 | Ցույց է տալիս չիպի եզակի ID-ն՝ ըստ դրա համապատասխան ապահովիչների ID-ի գտնվելու վայրի: Տվյալները վավեր են միայն այն բանից հետո, երբ IP միջուկը հաստատում է data_valid ազդանշանը:
Միացման ժամանակ արժեքը վերականգնվում է 0-ի: |
Մուտք գործեք Unique Chip ID Intel Arria 10 FPGA IP և Unique Chip ID Intel Cyclone 10 GX FPGA IP ազդանշանի հպման միջոցով
Նշում. Intel Arria 10 և Intel Cyclone 10 GX չիպերի ID-ն անհասանելի է, եթե ունեք այլ համակարգեր կամ IP միջուկներ, որոնք մուտք են գործում JTAG միաժամանակ։ Նախample, Signal Tap II Logic Analyzer, Transceiver Toolkit, ներհամակարգային ազդանշանները կամ զոնդերը և SmartVID Controller IP միջուկը:
Երբ փոխարկեք վերակայման ազդանշանը, Unique Chip ID Intel Arria 10 FPGA IP և Unique Chip ID Intel Cyclone 10 GX FPGA IP միջուկները սկսում են կարդալ չիպի ID-ն Intel Arria 10 կամ Intel Cyclone 10 GX սարքից: Երբ չիպի ID-ն պատրաստ է, Unique Chip ID Intel Arria 10 FPGA IP և Unique Chip ID Intel Cyclone 10 GX FPGA IP միջուկները հաստատում են data_valid ազդանշանը և ավարտում JTAG մուտք.
Նշում. Թույլ տվեք tCD2UM-ին համարժեք ուշացում չիպի ամբողջական կազմաձևումից հետո, նախքան եզակի չիպի ID-ն կարդալու փորձը: Նշեք համապատասխան սարքի տվյալների թերթիկը tCD2UM արժեքի համար:
Չիպի ID Intel FPGA IP Core-ի վերականգնում
IP միջուկը վերականգնելու համար դուք պետք է հաստատեք վերակայման ազդանշանը առնվազն տասը ժամացույցի ցիկլերի համար: Վերականգնման ազդանշանը հեռացնելուց հետո IP միջուկը վերընթերցում է չիպի եզակի ID-ն ապահովիչների ID բլոկում: IP միջուկը հաստատում է data_valid ազդանշանը գործողությունն ավարտելուց հետո:
Նշում. Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V և Cyclone V սարքերի համար մի վերակայեք IP միջուկը մինչև առնվազն tCD2UM չիպի ամբողջական սկզբնավորումից հետո: Նշեք համապատասխան սարքի տվյալների թերթիկը tCD2UM արժեքի համար:
Chip ID Intel FPGA IP Cores Օգտագործողի ուղեցույց Արխիվներ
Եթե IP-ի հիմնական տարբերակը նշված չէ, ապա կիրառվում է նախորդ IP-ի հիմնական տարբերակի օգտագործման ուղեցույցը:
| IP Core տարբերակը | Օգտագործողի ուղեցույց |
| 18.1 | Chip ID Intel FPGA IP Cores Օգտագործողի ուղեցույց |
| 18.0 | Chip ID Intel FPGA IP Cores Օգտագործողի ուղեցույց |
Փաստաթղթերի վերանայման պատմություն Chip ID Intel FPGA IP Cores-ի օգտագործման ուղեցույց
| Փաստաթղթի տարբերակը | Intel Quartus® Prime տարբերակը | Փոփոխություններ |
| 2022.09.26 | 20.3 |
|
| 2020.10.05 | 20.3 |
|
| 2019.05.17 | 19.1 | Թարմացվել է Չիպի ID Intel Stratix 10 FPGA IP Core-ի վերականգնում թեմա՝ IP-ի հիմնական օրինակավորման ուղեցույցների վերաբերյալ երկրորդ նշում ավելացնելու համար: |
| 2019.02.19 | 18.1 | Ավելացվեց աջակցություն Intel MAX 10 սարքերի համար IP միջուկներ և աջակցվող սարքեր սեղան. |
| 2018.12.24 | 18.1 |
|
| 2018.06.08 | 18.0 |
|
| 2018.05.07 | 18.0 | Ավելացվեց Readid միացք Chip ID Intel Stratix 10 FPGA IP IP միջուկի համար: |
| Ամսաթիվ | Տարբերակ | Փոփոխություններ |
| 2017 թվականի դեկտեմբեր | 2017.12.11 |
|
| 2016 թվականի մայիս | 2016.05.02 |
|
| Սեպտեմբեր, 2014 թ | 2014.09.02 | • Փաստաթղթի վերնագիրը թարմացվել է՝ արտացոլելու «Altera Unique Chip ID» IP միջուկի նոր անվանումը: |
| Ամսաթիվ | Տարբերակ | Փոփոխություններ |
| Օգոստոս, 2014թ | 2014.08.18 |
|
| Հունիս, 2014 թ | 2014.06.30 |
|
| Սեպտեմբեր, 2013 թ | 2013.09.20 | Թարմացվել է «FPGA սարքի չիպի ID-ի ձեռքբերում» վերափոխելով «FPGA սարքի եզակի չիպի ID-ի ձեռքբերում» |
| մայիս, 2013 թ | 1.0 | Նախնական թողարկում. |
Ուղարկել կարծիք
Փաստաթղթեր / ռեսուրսներ
 |
Intel Chip ID FPGA IP միջուկներ [pdf] Օգտագործողի ուղեցույց Chip ID FPGA IP միջուկներ, Chip ID, FPGA IP միջուկներ, IP միջուկներ |
